忆阻器仍然没有在市场上销售。
然而，考虑到忆阻器已经被认可多年，直到今年 - 前一个理论中的第四个基本电路，在惠普实验室研究人员最终证明它存在于现实之后，这项技术可以被描述为一夜之间。
在该图中是由17个忆阻器组成的简单电路，其中每个忆阻器具有连接到器件一端的底部导线;顶部导线连接到设备的另一端。
忆阻器与电容器，电感器和电阻器的三个基本电路元件的不同之处在于忆阻器记住电源关闭后通过的电荷。
这意味着如果您突然停止然后重新启动，则在用户关闭之前打开的所有应用程序和文件仍在屏幕上。
目前，任何电阻器，电容器和电感器的电路组合都不能复制这种用途。
因此，业内专家认为忆阻器是电子工程领域的第四个基本电路元件。
在忆阻器中，磁通量（ΦB）受累积电荷（q）的影响。
磁通量称为“忆阻器值”。
根据充电变化率：因此，忆阻器值可以与其他三个基本电子元件进行比较：电阻：电感：电容：其中q是电荷;我是现在; V是电压; ΦB是磁通量。
根据法拉第电磁感应定律和复合函数推导规则，可以看出忆阻器的电压V与电流I和忆阻器值的乘积有关：可以看出忆阻器可以变成电阻。
然而，“电阻”的M（q）是“电阻”。
累积电荷的变化。
忆阻器值可以说随着流过忆阻器的电流历史而变化，如电容器的电压。
惠普在Memristor（内存电阻，称为忆阻器）技术方面展示了其进步，该技术采用了一种可以处理逻辑运算和存储任务的新架构。
记忆技术的推动者，惠普的高级研究员兼惠普信息与量子系统实验室主任斯坦威廉姆斯声称，这种新的计算模式可以在数据存储在同一芯片上的情况下进行。
计算功能，而不是专门设计的CPU。
Hewlett-Packard还透露，他们现在已经设计了一种堆栈架构，允许多层忆阻状态逻辑来增加存储密度。
在许多分析师看来，无论是在IT行业的繁荣还是在阻碍芯片产业发展的经济衰退中，忆阻器的研究都会让许多担心摩尔定律失败的人重拾信心。
如今，惠普的研究机构仍在探索将忆阻架构应用于未来服务器和构建数据中心的方法，因为数据量翻倍已成为资产管理问题。
惠普实验室Exascale数据中心首席研究员Partha Ranganathan表示，“必须重新考虑计算机，存储和通信之间的平衡，否则将产生重大影响”。
致力于忆阻技术的研究人员正在尝试用称为“Nanostore”的新芯片重建核心系统组件之间的平衡。
从架构的观点来看，“Nanostore”是指“Nanostore”。
只是连接到非易失性随机存取存储器处理核心的3D堆栈存储器。
这种新的处理器存储器设计在用于数据交换的单元中，而不是在CPU中。
使用新的“有状态逻辑”模型，具有CPU作为“大脑”的计算机系统。
将转向数据本身作为系统的中心（基于Nanostore概念）。
惠普实验室现在已经找到了一种能够以相同的能源成本实现十倍性能因素的设计方法，Partha Ranganathan说，“这是3D堆栈存储器和忆阻器的早期工作，我们已经确定我们可以变得更好表现因素。
＆QUOT ;. Ranganathan还表示，Nanostore的相关产品用于商业用途需要五年时间。
他和惠普实验室的其他研究人员将在今年晚些时候完成对Nanostore的初步讨论，以及一种名为Microblade的新型低压处理器。
惠普实验室现已确定了三种不同的服务器，可针对不同的负载情况进行优化。
在能量比设计中，服务器性能根据应用需求进行调整。
在全面的设计中，多任务处理将被打包到一个系统中。
对于Microblade的设计，每项任务都将分配给高度并行化的处理系统，可由多个低功耗处理器（如ARM和Intel Atom芯片）完成。
该设计在高性能计算（HPC）领域中是常见的，称为“物理化”，“物理化”。
换句话说，使用大量低成本，低功耗的处理器作为构建高密度计算的节点。
当然，Microblade使用的低功耗处理器的数量也受到算法划分整个任务的能力的限制。
在ArsTechnica的Jon Stokes最近的一篇文章中，他指出，结合服务器芯片的高盈利性和硬件的整体组织结构，可以打开简化，廉价的解决方案，如ARM和Intel的Atom系列。
此外，他还评估了英特尔针对高性能计算市场的MIC（集成多核）服务器架构，但MIC是否将成为未来领先的高并行，低功耗数据中心解决方案。
直到HP使用忆阻技术大规模生产Nanostore才能确定这个问题。
